SEMICONDUCTOR DEVICE SAKAMOTO MITSURU IN NEC CORP. JP (CO 000423) PA PI JP05235335 A 19930910 Heisei JP1992: 34268 (JP04031203 Heisei) 19920219 ΑI PATENT ABSTRACTS OF JAPAN, Unexamined Applications, Section: E. Sect. SO No. 1478, Vol. 17, No. 687, P. 128 (19931216) IC ICM (5) H01L029-784 42.2 ELECTRON - Solid state component R097 ELECTRONIC MATERIAL - MOS (Insulated gate type element) CC CT R100 ELECTRONIC MATERIAL - Ion implantation PURPOSE: To control work function difference with a silicon substrate AB at a small value, and to control threshold voltage easily by using a polycrystalline silicon-germanium alloy film as a part of the gate electrode of an insulated-gate field-effect transistor. CONSTITUTION: A polycrystalline silicon-germanium alloy (Sl-x. Gex) is formed onto the surface of an n-type silicon substrate 11 while holding a gate oxide film 14. and a gate electrode 12 is formed through patterning. The ions of BF2 or B are implanted while employing the gate electrode mask, and p+ regions 13 as source-drain are shaped. A p-well 20 is formed to the surface of an n-type silicon substrate 21 through the implantation of phosphorus ions and heat treatment. Gate electrodes 12A, 128 composed of a polycrystalline Sil-x. Gex film containing boron are formed through the gate oxide films 14. An n+ type region 23 is shaped through the implantation of As ions. A p-channel transistor is formed by shaping the gate electrode 1

, ;

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2876866号

(45) 発行日 平成11年(1999) 3月31日

(24) 登録日 平成11年(1999) 1月22日

(51) lnt.Cl.°

HO1L 29/78

29/43

觀別配号

ΡI

HOIL 29/78

301G

29/46

Α

耐水項の数6(全 5 頁)

(21) 出贈書号

特顯平4-31203

(22) 出鎖日

平成4年(1992) 2月19日

(65)公開套号

特朗平5-235335

(43)公開日

平成5年(1993)9月10日

等茶請求日

平成8年(1998)2月29日

(73)特許積省 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 坂本 宏

東京都港区芝五丁目7番1号日本電気探

式会社内

(74)代理人 弁理士 原本 直樹 (外2名)

智业官 宫崎 第子

(58)参考文献

特節 平4-25176 (JP, A)

特幣 平3-205830 (JP, A)

(58) 調筆した分寄(Int.CL*, DB名)

H01L 29/78 H01L 29/43

(54) 【発明の名称】 半等体装置

(57) 【特許謝求の範囲】

【翻求項1】 シリコン基板上に形成する絶縁ゲート電 界効果トランジスタのゲート電極の少くとも一部に多結 品シリコン・ゲルマニウム (Sil-x Gex) 合金膜を 用い<u>前配合金膜中のゲルマニウム組成比米がり、3~</u> 0、8となるようにしていることを特徴とする半導体装 置。

【請求項2】 シリコン基板上に形成する地級ゲート電 外効果トランジスタのゲート単極の少くとも一部に51 !-x Gex 台金腰を用い、前記合金膜にp型不適物とp 型不純物とをドービングしていることを気強とする半導 体装置。

【翻求項3】 シリコン共仮上に形成する絶解ゲート生 界効果トランジスタのゲート電磁が5!1-x GCx 合金 級上に金属腺を配置した2層構造になっていることを特 徴とする半導体装置。

【調求項4】 シリコン基板上に形成する組織ケート館 界効果トランジスタのゲート電極がSiLx Gex 合金 既上に金属版を配置した2層構造になっていることを特 数とする調求項2記載の半導体装置。

【韻求項5】 <u>前記SII-x Gex合金酸中のゲルマニウム組成比xが0 3~0 8であることを持致とする間求項2、翻求項3または臍求項4</u>記載の半導体装置。

【朝水項6】 配配金属酸は高融点金属或いはそれらの シリナイドであることを特徴とする防水項3、耐水項4 または調水項5記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は単導体装置に関し、特に 絶縁ゲート電界効果トランジスタのゲート電極の構造に 関する。

[0002]

【従来の技術】現在半導体集積回路に使用されている半 導体素子の一つである絶縁ゲート電界効果トランシスタ (以後MOSFETと呼ぶ)のゲート電極には、n型不 純物を含有した多結晶シリコン膜が広く用いられてい る。更にゲート電極の電気抵抗を下げるために、上記多 結晶シリコン膜上にタングステンシリサイド。モリブデ ンシリサイド等の高融点金属シリサイド膜を被積した構 造のゲート電極も広く採用されてきている。

【0003】これ等のゲート電極材料の選択には、MO SFETの製造の容易さ及び信頼性向上が重要な要素と なっている。しかし今後半導体装置の高集積化、高速度 化が更に進むと、ゲート報極材料とシリコン半導体基板材料間の仕事関数差例御が重要となってくる。これは後述するようにMOSFETのしぎい値電圧(Vin)制御にこの仕事関数差が徐く関係するからである。

【0004】この仕事関数を制御の観点より、ゲートを極材性として高融点金属であるタングステンの使用の有効性がNナオキ(Naoki)等によりIEDMテクニカルダイジェスト(Technical Digest)242頁(1988年)に報告されている。

[0005]

【発明が解決しようとする課題】MOSFETのしきい 値電圧Vinは次の(1)式で与えられる。即ち、

100061

 $V_{TH} = V_{FB} \pm |2\phi_{FI}| \pm \frac{\sqrt{2K_S \varepsilon_O q N |2\phi_{FI}|}}{C_O} \qquad \cdots \qquad (1)$

【〇〇〇7】但しVが一中AS-QSS/Cuである。

【0008】ここでVFBはフラットパンド電圧、OFIはシリコン半導体のパンド構造に於けるミッドギャップ学位とフェルミ都位の電位差、KS及びNはシリコン半導体の比較電率及び含有不純物量。Cuはゲート絶縁膜の単位面積当りの容量。EU、Qはそれぞれ質空の誘電率,電荷素量、QSSはゲート絶縁膜中の単位面積当りの実効表面電荷量、OBSはゲート電極材料とシリコン半導体との仕事関数差である。(1)式に於いて正気符号はそれぞれのチャネル、PチャネルMOSFETの場合に相当する。

【0009】図6に示すMOS(Metal Oxide Semiconductor)構造のパンド構造でわかるように、中島は(ErーErg)で表わすことができる。ゲート電極材料がエキ型多結晶シリコンの場合、ゲート電極のフェルミレベルErgがコンダクションパンド端Erレベルに近いため、エチャネル(P型シリコン半導体使用)MOSFETの場合中島が負の方向に増大する。このため一定のVin(正の値)を得るためには十中Fil、Nを増加させることが必要となる。これ等は共にアクセプタ不純物量を増加させることであり、電子易動度を低下させ回路動作速度を低減させる。

【0010】反対にゲート電極材料がpr型多結局シリコンの場合、ERDレベルがパレンスパンド端EVレベルに近くなるため、n チャネルMOSFETには好都合であるが、p チャネル (n型シリコン半導体便用) MOSFETの場合のISが正の方向に増大する。この場合も一定のVIII(負の値)を得るためにはドナー不純物機度を増加させる必要が生じ、上記と同様な網點が生じる。

【0011】この問題は、半導体装置の商集機化に伴うゲート絶縁度坪の減少、即ちCo値の増加と共により顕在化する。これは(1)式でわかるようにCo値が増加すると、N値、即ち不純物濃度のより増大化が必要となるためである。

【0012】このような多點品シリコン酸からなるゲート電極に対し、高融点金属であるタングステンは、EFGがシリコン半導体基板のミッドギャップ埋位E」のあたりに位置するためロティネル、ロチャネル両方共に好都合であるが、ゲート組練映として用いられる二酸化シリコン膜との反応が強く、この二酸化シリコン膜の絶縁性劣化を歌き起こし易いこと及び、在着性の悪き等で使用が難しい。

[0013]

【課題を解決するための手段】これ等の問題を解決するために本発明に於いては、ゲート電磁に多結晶構造のシリコン・ゲルマニフム合金材料を用いる。又この合金に導電性をもたせる目的でp型或いはn型不純物をドーピングする。更にこの多結晶シリコン・ゲルマニウム合金材料を用いたゲート電極の電気抵抗を下げるために、ゲート電極を金属複製/多結晶シリコン・ゲルマニウム合金践の2層構造とするものである。

[0014]

【実施例】次に本発明について図面を参照して説明する。図1 (a)。(b) は本発明の第1の実施例のシリコン半導体業子の断面図であり、前者はカチャネルMOSFET機造をそれぞれ示す。以下製造方法と共に説明する。

cのAxについては後述する。

【0016】次にこのゲート地極12をマスクとし、BF2取いはBイオン住入を行い、ソース・ドレインとなるp+領域13を形成する。ここでBイオン注入エネルキーEを20kev、ドーズ銀のを1×105~5×105/cm2条件で行えば、ゲート電極12にも同時にポロンをドービングすることが可能である。

【00]?】次に図1(b)で本乳明をCMOSFETに適用する場合について説明する。図1(b)に示すように、比抵抗が10Ω-cm、両方位(100)の1型シリコン基板21の表面にpウェル20をリンのイオン注入及びその後の熱処理で形成する。次でゲート酸化腺14を介してポロンを含有する多結晶S1:-4 Cex膜からなるゲート酸極12Λ、12Bを図1(a)で説明した手法でもって形成する。次にAsイオン注入をイオン注入エネルギーEを50kev、ドーズ盤φを1×10/5~5×10/5/cm²条件で行いnt型領域23を歌ける。

【0018】ここでロチャネルトランジスタのソース・ドレイン領域となるロ+型領域23は、ゲート電極12 Bに自己軽合的に形成されるため、ロ・型領域23形成用Asイオンはゲート電極12B中にも導入される。このためゲート電極12B中のボロン含有量は、Asイオン准入時に導入されるAs機より多くしておく必要がある。ロチャネルトランジスタは図1(a)で説明した方法と同じ方法により、多額品SiraGea膜からなるゲート電極12A、p+型領域13A等を設けて形成する。

【0019】次にpt型の多結晶シリコンSilex Ge x 材料をゲート電極に用いる場合の効果について図2及び図3を用いて説明する。図2はpt型多結晶Silex Gex 膜をゲート電極とした場合のMOS構造のフラットパンド状態でのパンド構造を示す。

【0020】前配(1)式のフラットバンド電圧V 形は、図2に示したn型シリコン基板中のフェルミレベルEFIとpt型多結晶Silex Gex 膜からなるゲート 電極中のフェルミレベルEFIの差、即ちVBFFEFIFE FIで表わされる。このVBは一般に正の値をもつが、完 述した p チャネルトランジスタの場合魚の値の方が好ま しい、多結晶Silex Gex 材料の場合Ge 数の増加と 共にパレンスパンド端のレベルEFIが特に上がり、パン ド福が狭くなることが知られている。これに伴いpt型 Silex Gex 膜のゲート電極中のフェルミレベルEFI も上昇する。このために図3に示すように、ゲルマニウ ム含有量xの増加と共にフラットバンド電圧VBは低下 し、0、3

【CO21】n チャネルトランジスタの場合のp型シリコン基板では、フェルミレベルEnはミッドキャップ呼位Enより下に位置するため、pt型多結品シリコンSink Gox 膜のゲート電極中のフェルミレベル Enと

近くなる。このため従来のn t 型多結晶シリコンからなるゲート電極の場合より VBは正の方向で大きく Vm刷 御も容易である。

【U 0 2 2】図4は本発明の第2の契施例の断面図である。

【0023】図4に示すように、比抵抗50-cm、而 方位(100)のp型シリコン基板31の表面にゲート酸化膜14を介して厚さ50~200nmのp+型多結晶S1in、Gex膜32を被循する。更にこのp+型多結晶S1in、Gex膜32を被循するように、厚さ100~200nmのタングステン膜34をスパッタ往又はCVD往により形成する。タングステン膜の代りに、他の高融点金属膜、或いほそのシリサイド膜を用いてもよい。次でタングステン膜34とp+型多結晶Siin、Gex膜32をパターニングしてゲート電極を形成する。

【0025】図5は本発明の第3の実施例の断面図であ り、ゲート電極の構造は図4で説明したものと同一であ るが、MOSFETをSOI(Silicon on Insulator)上に搭載する場合である。

【0026】シリコン基板41上に厚さ0 4~1μmの厚いシリコン酸化膜42を形成し、その上に貼り合わせ方法により薄い単結晶シリコン層を例えば膜厚50~80nmに形成する。このSO1層の一部を熱酸化し業子分離酸化膜44を形成した後、図4に示した方法でり+型多純品Siin、Gex膜32とタングステン膜34からなるゲート電極を設ける。

【0027】次に不純物としてAs或いはポロンをドーピングし、ソース・ドレイン領域43を形成してチャネル領域45と区別し、ロチャネル或いはロチャネルトランジスタを構成する。

【0028】このようなSOI上に搭載したMOSFETの場合、チャネル領域45は完全に空乏層化して用いられると共に、その頂下に厚いシリコン酸化膜42が存在するために、しきい個電圧VTHの絶対値が低下する。p+型多結局Siin、Gex膜の使用は、このVTHの絶対値低下を抑制する働きをするため、よりその効果を能抑する。更にSOI搭載のMOSFETはショートチャネル効果の低減、バンチスルーの低減及び高速度化等をもたらずため、チャネル母1/4μm以下の超微網MOSFETとして最適な構造を有し、ゲート電値にp+型多結局SiinGex膜を用いることで、その実現が容

ぬとなる。

【0029】上記契施例においてはゲート電桶に用いる多結晶Sli-xGex材料にボロンをドーピングしたり+型Sii-xGex膜について述べたが、As. P等のドーピングでn+型Sii-xGex限を用いても、その効果は小さいが同様に有効となる。

[0030]

【発動の効果】以上説明したように本発明では、MOSFETのゲート電極として多結晶のSip.Ge、材料を用いそのバンド構造での熱制帯幅を狭めることで、シリコン基板との仕事関数差を小さく削減することが容易になる。このためMOSFETのしきい値電圧VIIIの制御が簡単となり、更にMOSFETの機細化に伴うシリコン基板中の不純物量の増加を不必要にできる。


【図面の簡単な説明】

【図】】本発明の第1の実施例の断面図。


【図2】第1の契施例におけるMOS構造のフラットバンド状態でのパンド構造を示す模式図。

【図3】実施例におけるゲート電極のゲルマニウム合有 最とフラットバンド電圧との関係を示す図、

[图3]




[图5]





- 【図4】本発明の第2の実施例の断面図、
- 【図5】小発明の第3の実施例の断前図。
- 【図6】従来のMOS網遊のバンド構造を示す模式図。 【符号の説明】
- 11, 21 n型シリコン基板
- 12. 12A, 12B ゲート電極
- 13.13A pt型領域
- 14 ゲート駆化膜
- 20 ロウェル
- 23 n+型領域
- 31 ρ型シリコン温板
- 32 多結晶 S 11-, C e , 取
- \$3 n+型領域
- 34 タングステン膜
- 41 シリコン基板
- 4.2 シリコン酸化酸
- 43 ソース・ドレイン領域
- 4 4 菜子分離酸化膜
- 4.5 チャネル領域

[24]











[図6]



及:コングクションパンド増 .

Er: フェルミレベル 当: ミッドギャップ単位 Ev: パレンスパンド場





Eg:コングラションパンド連

Er:フェルミレベル 覧:ミッドギャップ単位 Ev:パレンスパンドの